◎ 公開特許公報(A) 昭61-223791

@Int.Cl.4		識別記号	庁内整理番号		❸公開	昭和61年(19	986)10月4日
G 09 G G 02 F G 09 F	3/36 1/133 9/30	1 1 8.	7436-5C D-8205-2H 6810-5C	審査請求	未請求	発明の数 1	(全5頁)

砂発明の名称 アクティブマトリックス基板

②特 顋 昭60-63401

20出 願 昭60(1985)3月29日

70発 明 者 **B** 明者 村 ②発 近 夫 四発 明 ЭÌК ŒΪ 老 松下電器産業株式会社 の出 願 人 の代 理 弁理士 星野 恒司

門真市大字門真1006番地 松下電器產業株式会社內門真市大字門真1006番地 松下電器產業株式会社內門真市大字門真1006番地 松下電器產業株式会社內門真市大字門真1006番地

明 相 答

- 1. 発明の名称 アクティブマトリックス基板
- 2. 特許請求の範囲
- - (2) 前記第2の薄膜トランジスタは、前記映像表示領域のいずれか一辺で、前記映像信号入力配線と前記ソース配線群とに接続されることを特

徴とする特許請求の範囲第(1)項記載のアクティ プマトリックス基板。

- (3) 前記第2の種膜トランジスタは、前記映像表示領域のいずれか二辺で、前記映像信号入力配線と前記ソース配線群とに接続されることを特徴とする特許請求の範囲第(1)項記載のアクティブマトリックス基板。
- (4) 前記第1及び第2の確膜トランジスタは、 多結晶シリコン或がは水素化非晶質シリコンを 構成要素として含むことを特徴とする特許語求の 範囲第(1)項記載のアクティブマトリックス基板。
- 3. 発明の詳細な説明

(産業上の利用分野)

本発明は、透光性基板上に薄膜トランジスタをマトリックス状に形成したアクティブマトリックス基板に関するものであり、被晶を用いた表示数 健等に用いられるものである。

(従来の技術)

近年、遊光性基板に輝膜トランジスタを用いた アクティブマトリックス基板の開発が活発である。

* 10 to .

目うまでもなく、これ等のアクティブマトリックス基板は被品等を用いた表示装置を目的としたものであるが、将来的には、大型の一次元或いは二次元イメージセンサ等の可能性もあり、広い応用が考えられる。

しかしながら、前者のフレキシブルプリント基 を検えるが、前者のフレキシブルが5との直接 を検えるが、下記録4及びソース配表をとめるため にはは、被量表示装置の解像度を向上させるの にはは、被量を増加させた場合には、配鍵となるので、変数が非常に困難となるので、な があった。変数が非常に困難となるいいので、の なるの外周のようで、の を設けなければならないので、少のには、 を設けなければならないので、少のには、 を設けないので、少のには、 を設けないので、ので、ので、の を設けないので、ので、ので、の を設けないので、ので、ので、ので、の を設けないので、ので、ので、ので、の を設けないので、ので、ので、ので、ので、 を設けると共に、 を形成する材料が限定されると のの題があった。

本発明は、前途のような問題に鑑みてなされた もので、歩留りが大幅に向上し、且つ、製造原価 が安くなるアクティブマトリックス基板を提供す ることを目的とするものである。

(問題を解決するための手段)

本発明は、映像表示領域に配設された薄膜トランジスタのソース配線に映像信号を印加するソース配線を数本1組にして接続するものである。

(発明が解決しようとする問題点)

ところで、アクティブマトリックス基板と外部 駆動回路との接続は、フレキシブルプリント基板 によって各ゲート配線4及びソース配線5と直接 接続する(例えば、特開昭52~116195号参照)か、 或いは、映像表示領域外にシフトレジスタを設け て、このシフトレジスタでゲート配線4若しくは ソース配線5を選択して、外部回路との接続本数 を少なくする方法がとられる(例えば、特開昭58 ~219595号参照)。

(作用)

映像表示領域に配設した薄膜トランジスタのゲート配線に印加する信号と、ソース配線に直列に接続した薄膜トランジスタの信号切換用ゲート配線に印加する信号とを制御することにより、映像表示領域に配設したどの薄膜トランジスタに映像信号を印加するかを選択できる。

(実施例)

以下図面により、本発明の実施例を辞細に説明になっています。

第1回は、本発明の一変施例におけるアクティブマトリックス基板の回路図であり、6は、コーニング社 # 7058、石英等の透光性基板(図示しない)上に形成した半導体薄膜(図示しない)、ゲート総縁 (図示しない)、ゲート総縁 8 からなる薄膜トランジスタ、9 は薄膜トランジスタ 6 のドレインに接続した液晶表示体で、薄膜トランジスタ 6 と液晶表示体 9 とは、 それ、 映像表示領域10の各函素と対応する位置にマトリックス状に配設されており、而も、マトリックス状に配設されており、而も、

トはゲート配線7によって行毎に並列接続され、 ソースはソース配線8によって列毎に並列接続さ れている。尚、半導体薄膜には、プラズマCVD 法によって形成した水素化非晶質Si、若しくは、 滅圧CVD法或いは電子ビーム蒸着法によって形 成した多結晶Siを用い、又、ゲート絶縁膜には、 プラズマCVD法によって形成したSiNェ,

SiOx、CVD法によって形成したSiOx、若し くは、半導体層の熱酸化膜を用い、更に、ゲート 配線7及びソース配線8には、DCスパッタリン グ法によって形成したMo, W, Cr或いはAl等 の金属材料或いはMoSis等の金属硅化物、減圧 CVD法によって形成した多結晶Si、若しくは、 DCスパッタリング法或いはRFスパッタリング 法によって形成したSn〇。, In〇。或いは

IngOg(SnOg)等の透明電極材料を用いればよ く、ゲート配線7及びソース配線8の配線用材料 は多層で用いてもよい。11は、それぞれ、映像表 示領域10の外側において各ソース配線8に直列に

クス状に配設された各様膜トランジスダモのゲニーへ 接続した薄膜ドランジスタ、12は隣接する3つの 遊聴トランジスタ11のソースを並列に接続した雄 数の映像信号入力配線、13は3つ目毎の薄膜トラ ンジスタ11のゲートを順次並列に接続した複数の 信号切換用ゲート配線である。

> このように構成された本実施例の動作を、各配 線に印加する駆動パルス及び信号電圧を示した第 2 図を参照しながら、説明する。

先ず、時間 t . では、パルス信号 þ o . がゲート 配線7の7.を介して各種膜トランジスタ6のゲ ートに印加されると同時に、パルス信号するが俗 号切換用ゲート配線13の13aを介して確膜トラン ジスタ11aのゲートに印加されるので、映像信号 入力配線12を介して各薄膜トランジスタ11のソー スに印加されているパルス信号Vsが、荐腹トラ ンジスタ11a及びソース配線 8aを介して薄膜トラ ンジスタ 6 a, のソースに印加されて、薄膜トラン ジスタ 6 agのドレイン電圧は所定の設定電圧とな

又、時間tgでは、パルス信号φαιがゲート配

なり、第1の水平操作ラインの表示が終了する。

線7の7.を介して各障膜トランジスタ6のゲー トに印加されている状態で、パルス信号するが信 号切換用ゲート配線13の135を介して薄膜トラン ジスタ11bのゲートに印加されるので、映像信号 入力配線12を介して各薄膜トランジスタ11のソー スに印加されているパルス信号Vsが、薄膜トラ ンジスタ11b及びソース配線 8bを介して薄膜トラ ンジスタ 6 b. のソースに印加されて、薄膜トラン ジスタ Gb. のドレイン電圧が所定の設定電圧とな

更に、時間t,では、パルス信号φcsがゲート 配線7の71を介して各輝膜トランジスタ6のゲ ートに印加されている状態で、パルス倡导すcが 信号切換用ゲート配線13の13cを介して薄膜トラ ンジスタ11cのゲートに印加されるので、映像信 号入力配線12を介して各薄膜トランジスタ11のソ ースに印加されているパルス信号Vsが、薄膜ト ランジスタ11c及びソース配線 8cを介して薄膜ト ランジスタ 6 cg のソースに印加されて、薄膜トラ ンジスタ 6 c₁ のドレイン電圧が所定の設定電圧と

次に、時間 t。では、パルス信号 ossがゲート 配線7の7.を介して各薄膜トランジスタ6のゲ ートに印加されるが、パルス信号(A,(B及び) φαが、前述の如く、信号切換用ゲート配線13の 13a, 13b及び13cを介して薄膜トランジスタ11a, 11b及び11cのゲートに順次印加されるので、映像 信号入力配線12を介して各確膜トランジスタ11の ソースに印加されているパルス信号Vaが、時間 t。,t,及びt。において、時間tı,t,及びt。 と同様に、 移腹トランジスタ 6 ag , 6 bg 及び 6 cg のソースに順次印加されて、薄膜トランジスタ 6a,, 6b,及び6c,のドレイン電圧が順次所定の 設定電圧になり、第2の水平操作ラインの表示が

以下、前述の如き動作が順次繰り返して行なわ れて、第nの水平操作ラインの薄膜トランジスタ 6 a g , 6 b g 及び 6 c g の ド レ イ ン 電 圧 が 順 次 所 定 の 設定電圧になれば、1画面分の走査が完了し、信 **身 表示 の た め 各 画 素 が 選択 さ れ て 、 画 像 表 示 が 可**

終了する。

· the La Balling is as a suppliment of the state of the s

第3図は、本発明の他の実施例の構成を示したもので、第1図の符号と同一符号のものは同一部分を示しているが、前述の実施例においては、映像信号入力配線12の全ての嫡子 Vs1, Vs2, Vs3, Vs4, ・・・を、映像表示領域10の上部にまとめて設けたが、本実施例においては、例えば、映像信号入力配線12の奇数番目の嫡子 Vs1, Vs3, ・・・を映像表示領域10の上部に設け、又、映像信号入力配線12の偶数番目の嫡子 Vs1, Vs4, ・・・を映像表示領域10の下部に設けたものであり、本実施例のアクティブマトリックス基板の動作は、第1の実施例と全く同様である。

尚、実施例において、表示手段に被晶を用いた例で説明したが、本発明における表示手段は何も被晶に限定されるものではなく、ELを用いた光シボ手段にも使用でき、又、PLZTを用いた光シャッタにも使用することができる。更に、液晶の代りに設けた光導電膜のソース配線に印加する電圧を一定として、ソース配線を流れる電流の変化

(発明の効果)

以上説明したように、本発明によれば、アクティブマトリックス基板を用いた被品表示装置において、解像度を は他の材料を用いた表示装置においても、複雑なシートレジスタを形成する必要がななるので、フレキシブルプリント基板による実装が終本数が1/3 以下になって、配線ピッチが従来の3~6倍低価のになって、大幅な歩留りの向上と、製造原価の低減を図ることができる効果がある。

4. 図面の簡単な説明


第1図は本発明の一実施例におけるアクティブマトリックス基板の回路図、第2図は本発明の一実施例におけるアクティブマトリックス基板の駆動方法を説明するためのタイミングチャート、第3図は本発明の他の実施例におけるアクティブマトリックス基板の回路図、第4図は従来のアクテ

ィブマトリックス基板の回路図である。

6,11 ··· 第1の薄膜トランジスタ、 7 ··· ゲート配線、 8 ··· ソース配線、 9 ··· 映像表示手段(液晶表示体)、10 ··· 映像表示領域、 12 ··· 映像信号入力配線、 13 ··· 信号切換用ゲート配線。

特許出顧人 松下電器産業株式会社

代理人屋野恒明器





61-223791

(Embodiments)

Hereinafter, embodiments of the present invention will be described with reference to the drawings.

Fig. 1 is a circuit diagram of an active matrix substrate according to an embodiment of the present invention. Reference numeral 6 designates a thin film transistor, which comprises a semiconductor thin film (not shown) formed on a lighttransmissive substrate (not shown) of quartz #7059 manufactured by Corning Incorporated, or the like, a gate insulation film (not bown), a gate wiring 7, and a source wiring 8. Reference numeral 9 designates a liquid crystal display member connected to the drain of the thin film transistor 6. The thin film transistors 6 and the liquid crystal display members 9 are arranged in the positions corresponding to the respective pixels in an image display region 10, that is, in a matrix pattern. The gates of the thin film transistors 6 arranged in a matrix pattern are connected to each other via the gate wirings 7 in such a manner that the lines each comprising the gates are arranged in parallel to each other. The sources are connected to each other via the source wirings 8 in such a manner that the columns each comprising the sources are arranged in parallel to each other. The semicondutor thin films are

made of hydrogenated amorphous Si formed by a plasma CVD method, or polycrystalline Si formed by a reduced pressure CVD method or an electron beam deposition method. insulation films are made of SiN or SiO_x formed by a plasma CVD method, SiQ formed by a CVD method, or heatoxide films made from semiconductor layers. The gate wirings 7 and the source wirings 8 may be made of metallic material such as Mo, W, Cr, Al, or the like formed by a DC sputtering method, a metal silicide such as MoSi or the like, polycrystalline Si formed by a reduced pressure CVD method, or a transparent electrode material such as SnQ, InO3, In2O3(SnO2) or the like formed by a DC sputtering method or a RF sputtering method. Wire materials for the gatewirings 7 and the source wirings 8 may have a multilayer structure. Reference numeral 11 designates thin film transistors, which are connected in series with the source wirings 8, respectively, on the outer side of the image display region 10. Referencenumeral 12 designates a plurality of image signal input wirings each of which connects the sources of three adjacent thin film transistors 11 in parallel to each other. Reference numeral 13 designates a plurality of signalswitching gate wirings each of which connects the gates of the thin film transistors 11 every three gates, sequentially and in parallel to each other.

The operation of this embodiment having the above

described configuration will be explained with reference to Fig. 2 illustrating driving pulses and signal voltages which are applied to the respective wirings.

First, at time t_2 , a pulse signal ϕ_{G2} is applied to the gate of each thin film transistor 6 via the ${}_17$ of the gate wirings 7, and at the same time, apulse signal ϕ_A is applied to the gate of each thin film transistor 11a via the 13a of the signal switching gate wirings 13. Accordingly, pulse signals V_1 applied to the sources of the respective thin film transistors 11 viathe image signal input wirings 12 are applied to the sources of the thin film transistors 6a₁ via the thin film transistors 11a and the source wirings 8a. Thus, the drain voltages of the thin film transistors 6a₁ become a predetermined set voltage.

At time t_2 , in the state that pulse signals ϕ_{G1} are applied to the gates of the respective thin film transistors 6 via the 7_1 of the gate wirings 7, pulse signals ϕ_B are applied to the gates of the thm film transistors 11b via the 13b' of the signal switching gate wirings 13. Accordingly, the pulse signals y applied to the sources of the thin film transistors 11 via the image signal input wirings 12 are applied to the sources of the thin film transistors $6b_1$ via the thin film transistors $11b_1$ and the source wirings $11b_2$ are applied to the sources of the thin film transistors $11b_2$ and the source wirings $11b_2$ and the gate $11b_2$ and $11b_3$ and $11b_4$ and $11b_4$ are applied to the gate $11b_4$ and $11b_4$ and $11b_5$ and 1

Moreover, at time t_0 , in the state that the pulse signals ϕ_{G1} are applied to the gates of the respective thin film transistors 6 via the 7 of the gate wirings 7, pulse signals ϕ_C are applied to the gates of the thin film transistors 11c via the 13cof the signal switching gate wirings 13. Accordingly, the pulse signals Vs applied to the sources of the thin film transistors 11 via the image signal input wirings 12 are applied to the sources of the thin film transistors 6¢ via the thin film transistors 11c and the source wirings 8c. Thus, the drain voltages of the thin film transistors 6¢ become a predetermined set voltage. Thus, the display of the first horizontal operation line is completed.

Then, at time t, a pulse signal ϕ_{G2} is applied to the gate of each thin film transistor 6 via the 27of the gate wirings 7. Pulse signals ϕ_A , ϕ_B , and ϕ_C are sequentially applied to the gates of the thin film transistors 11a, 11b, and 11c via the 13a, 13b, and 13c of the signal switching gate wirings 13, as described above. Accordingly, the pulse signals V_S applied to the sources of the respective thin film transistors 11 via the image signal input wirings 12 are sequentially applied, at time t, t, and t, as at time t, t, and t, as at time t, t, and t, as at time t, t, and t, to the sources of the thin film transistors 6a2, 6b2, and 6c2 via the thin film transistors 11a and the source wirings 8a. Thus, the drain voltages of the tmi

film transistors 6a, $6b_2$, and $6c_2$ sequentially become predetermined set voltages. Thus, the display of the second horizontal operation line is completed.

Then, the above-described operations are sequentially repeated. Thus, the drain voltages of thethin film transistors 6a, 6bn, and 6cn of the n-th horizontal operation line sequentially become predetermined set voltages. Thus, the scanning for one screen is completed. The pixels for displaying signals are selected so as to display an image.

Fig. 3 shows the configuration of another embodiment of the present invention. Parts having the same reference numerals in Fig. 3 and Fig. 1 are the same. In the above described embodiment, all of the terminals Vs Vs2, Vs3, Vs4, ... of the image signal input wirings 12 are arranged on the upper side of the image display region 10. On the other hand, in this embodiment, for example, the odd-numbered terminals Vs, Vs3, ... of the image signal input wirings 12 are disposed on the upper side of the image display region The even-numbered terminals Vs, Vs4, ... of the image signal input wirings 12 are arranged on the lower side of the image display region 10. The operation of theactive matrix substrate of this embodiment is the same as that in the first embodiment.

In the above embodiments, the present invention is

described using a liquid crystal as a displaying means as an example. The displaying means of the present inventions not restricted to the liquid crystal. A displaying means using EL may be used. Also, an optical shutter using PLZT may be used. By employing a configuration in which, while a constant voltage is being applied to the source wirings of photoconductive films provided instead of the liquid crystals, changes in current flowing through the source wirings are detected, the present invention can be applied to an image-pick device.

(Advantages)

As described above, according to the present invention, it is unnecessary to form a complicated shift resistor in a liquid crystal display device or a display device using another material, even if the number of pixels is increased for the enhancement of the resolution. Thus, the mounting on a flexible print substrate can be easily carried out. In addition, the number of wirings connected to an external circuit can be decreased to one third or smaller of the number of a conventional device. Moreover, the wiring pitch can be increased to three to six times of the pith of the convention device. Thus, advantageously, the yield can be reduced.